

DOCUMENTAÇÃO TÉCNICA DE PROJETO: MODULAÇÃO NRZ-I

Sistema de Modulação Digital Unipolar NRZ-I em VHDL

Integrantes do Grupo:

Gustavo Trindade

Lucas Barboza

Matheus Nunes

Victor Malvão

2026

1. Visão geral do circuito

O circuito implementa em linguagem VHDL o sistema de modulação digital de banda base Unipolar NRZ-I (Non-Return-to-Zero Inverted). O sistema recebe uma palavra binária de 16 bits de entrada e efetua a serialização aliada à modulação condicional do sinal na saída. Na codificação NRZ-I, a informação lógica do bit não é representada pelo estado absoluto da tensão, mas sim pela ocorrência (ou ausência) de uma transição de nível elétrico no momento exato de início de transmissão daquele bit. Se o bit atual a ser processado for de nível lógico '1', a lógica força a inversão completa do nível da onda de tensão gerada; caso contrário, se o bit for '0', não ocorre transição e a saída permanece retendo o nível elétrico do ciclo de máquina anterior.

2. Diagrama de blocos

A topologia interna do módulo VHDL NRZ-I é modelada de maneira síncrona através dos seguintes componentes de hardware interligados:

1. **Divisor de Frequência (Base de Tempo):** Módulo escalar contínuo acionado pelo clock global. Emite periodicamente um pulso discreto de *enable* para o restante do circuito,

delimitando a largura de banda temporal de cada bit individual na saída.

2. **Seletor Dinâmico de Bits:** Registrador de deslocamento simulado que atua sobre a variável contendo o bloco paralelo de entrada. Avança o índice lógico um passo à frente toda vez que percebe a ativação do sinal da base de tempo.
3. **Máquina de Estados de Transição (Lógica NRZ-I):** Sub-bloco contendo um elemento de memória assíncrona (como um flip-flop tipo D associado à lógica de realimentação). Este elemento armazena o nível de saída do instante de tempo $t-1$. Uma rede lógica avalia o bit atual gerado pelo seletor; em caso positivo (bit 1), inverte o estado persistido do flip-flop. Este resultado altera fisicamente a tensão propagada na porta final.

(Representação esquemática do fluxo de dados no módulo condicional NRZ-I)

[Clock / Reset] → [Base de Tempo] → (Pulso) → [Seletor de Bits] → (Bit Atual) →
[Registrador de Estado Anterior + Lógica XOR] → [Saída data_out]

3. Interface (Entradas e Saídas)

O bloco operacional comunica-se fisicamente com os elementos da placa através das portas lógicas documentadas a seguir:

Porta	Tipo e Direção	Função Técnica na Arquitetura
clk	in std_logic	Pino sincronizador global de alimentação dos subsistemas de contagem de tempo.
rst	in std_logic	Canal de comando prioritário assíncrono projetado para zerar máquinas de estado e interrupção.
data_in	in std_logic_vector(15 downto 0)	Canal serial paralelo utilizado para ingestão em tempo real de 16 bits lógicos de dados brutos.
data_out	out std_logic	Barramento serial de emissão analítico, conduzindo a forma de onda NRZ-I processada fisicamente.

4. Parâmetros (Generics)

A proporção de temporização entre o clock real do sistema e a velocidade da modulação da onda analítica é regulada via componente estático:

Parâmetro Genérico	Tipo	Descrição de Aplicação
CYCLES_PER_BIT	integer	Teto numérico limitante para a variável do contador temporal, ditando a duração horizontal (escala temporal real) do bit a ser modelado fisicamente.

5. Funcionamento interno

O circuito reage exclusivamente às bordas positivas identificadas no sinal de alimentação clk. Em cada ciclo ativo, um registrador contador interno aumenta sua contagem atualística. Assim que esse valor integral atinge o platô exigido pelo parâmetro CYCLES_PER_BIT, a infraestrutura gera um gatilho virtual (*enable*) para encerramento do processo e retorna a base do contador para zero.

A ocorrência deste gatilho aciona a avaliação condicional da lógica. O sistema seleciona o próximo bit na hierarquia do barramento data_in e confronta-o com as regras de chaveamento do NRZ-I. O módulo retém em um registrador local qual era a exata tensão (estado lógico) forçada em data_out no decorrer do ciclo anterior.

- Caso a leitura do vetor de bits aponte o valor binário '1', a máquina de estado engatilha um salto lógico, aplicando imediatamente a operação NOT na memória local de estado anterior e espelhando a nova inversão para o pino data_out.
- Se o valor binário for lido como '0', a operação lógica de negação não é acionada, permitindo que a voltagem estável existente persista livremente para o próximo passo temporal no eixo do bit.

Sob condições nas quais o controle de botão rst for pressionado no nível elétrico alto, os sistemas regressam coercitivamente ao bloco lógico fundamental: a base de contadores reinicia, ponteiros são perdidos, a memória de transição de onda é suprimida para uma representação em baixo nível padrão de origem e não haverá chaveamento autônomo.

6. Mapeamento físico na placa

O documento padrão de hardware .xdc vincula estaticamente e de modo inflexível a máquina VHDL desenvolvida às portas integradas na malha de distribuição de energia do circuito impresso da FPGA:

- **Alimentação de Base Síncrona (clk):** Configurado com a pinagem exclusiva de captação da grade analógica osciladora local do sistema base de hardware.
- **Sistema Assíncrono de Emergência (rst):** Integrado de modo mecânico a um botão do tipo push-button operado no dedo por parte do usuário final do ambiente de testes.
- **Manipulação Variável Paralela (data_in):** Acoplamento de rotina a 16 vias compostas por interruptores físicos (switches) no layout frontal visual de hardware.
- **Métrica de Feedback Output (data_out):** Bifurcada de ordem estática, operando nativamente com saída luminosa baseada em Diodos LED, mas simultaneamente copiada e transmitida para pinagem acessória externa exposta pelas portas periféricas PMOD para permitir a checagem no monitoramento analítico do equipamento de bancada (osciloscópios ou analisadores).

7. Dependências e ambiente

As premissas e exigências prévias requeridas para a manipulação operacional correta em laboratório, tanto ao nível abstrato da programação e verificação simulada como na compilação do bitstream final para o material de sílica são descritas:

- **Infraestrutura Logística:** Framework de programação Vivado Design Suite atualizada até a compilação local de 2023.1 utilizada nas etapas base.
- **Infraestrutura de Processamento Físico:** Chip em formato de placa prototipada FPGA alinhada fisicamente à pinagem de restrições do arquivo estático documentado no trabalho em si.
- **Paradigmas Funcionais da Linguagem:** Bibliotecas modulares e lógicas do tipo:
 - IEEE.STD_LOGIC_1164.ALL: Escopo global mandatário empregado para reger formalmente arquiteturas vetoriais escalonadas de lógica sintética em hardware.
 - IEEE.NUMERIC_STD.ALL: Matriz obrigatória e nativa da própria biblioteca que padroniza os cálculos de adição discreta efetuados dinamicamente nos pulsos síncronos da área computacional interna de contagem de ciclo na máquina de transição.